سی موس CMOS کمپلی مینٹری میٹل آکسائیڈ سلیکان (فیلڈ ایفیکٹ ٹرانزسٹر لاجک) آئی سیز کا ایسا خاندان ہے جو p اور n چینلز کی اضافہ شدہ حالت (Enhanced Mode) سے تشکیل دیئے گئے MOSFETs پر مشتمل ہے۔ تشکیل کی یہ نوعیت ٹی ٹی ایل TTL اور ای سی ایل ECL کے مقابلے میں متعدد مخصوص خوبیاں فراہم کرتی ہے۔ ان میں سے چند اہم خوبیاں یہ ہیں: · پاور کا بہت کم خرچ( غیر عامل STATIC حالت میں تقریباً10nW فی گیٹ)۔ · سپلائی وولٹیج کی وسیع حدود(+3V سے +18V تک)۔ · بہت زیادہ فین آﺅٹ (کم از کم 50)۔ · نائز سے بچاﺅ بہت عمدہ (سپلائی وولٹیج کا45%)۔ یہ خصوصیات اور خوبیاں ظاہر کرتی ہیں کہ CMOS آلات کو، کم لاگت، پاور کے کم خرچ اور خاص طورپر ایسے اطلاقات کے لئے جو بہت زیادہ برقی شور کے ماحول میں استعمال ہوں، کیوں استعمال کیا جاتا ہے۔ CMOS آلات کی بنیادی اقسام TTL جتنی تیزر فتار نہیں ہوتیں۔ ان میں مثالی تخلیقی تاخیر (Propagation Delay پروپے گیشن ڈیلے) +5V سپلائی وولٹیج پر 35ns ہوتی ہے تاہم +10V سپلائی استعمال کر کے سوئچنگ رفتار کو 20ns تک بڑھایا جا سکتا ہے۔ CMOS کی ایک اور خامی یہ ہے کہ ان کی آﺅٹ پٹ امپیڈینس نسبتاً زیادہ ہوتی ہے جس کا مطلب یہ ہے کہ یہ بڑے کپیسی ٹو لوڈز کو براہ راست نہیں چلا سکتے۔ مزید برآن ان میں کرنٹ سے داخل ہونے والے شور (Current Injected Noise) کے امکانات بھی زیادہ ہوتے ہیں۔ CMOS کی مخصوص خوبیوں کا مکمل اندازہ کرنے کے لئے ان سے تشکیل دیئے گئے چند بنیادی گیٹس کی کارکردگی کا جائزہ لینا ضروری ہے۔ شکل میں ایک انورٹر کا سرکٹ اور ساخت دکھائی گئی ہے۔ دکھائے گئے دونوں اجزا این ہانسمنیٹ موڈ MOSFETs ہیں۔ اس نوعیت کے اجزا میں سورس اور ڈرین کے مابین اس وقت تک کوئی کنڈکٹنگ چینل موجود نہیں ہوتا جب تک گیٹ پر مناسب بائس وولٹیج مہیا نہ کئے جائیں۔ اس طرح گیٹ کے نیچے کی تہہ الٹ جاتی ہے یعنی این چینل کی صورت میں p سے n میں بدل جاتی ہے اور اس طرح کنڈکشن کا عمل شروع ہو جاتا ہے۔ انورٹر سرکٹ کو دیکھیں۔ اسے VDD مہیا کر دی گئی ہے اور ان پٹ 0V پر ہے۔ اس حالت میں این چینل MOSFET جسے T2 سے ظاہر کیا گیا ہے، آف ہے کیونکہ اس کے گیٹ اور سورس کے مابین صفر وولٹ ہیں۔ دوسری طرف پی چینل کا T1 روبہ عمل (آن) حالت میں ہے کیونکہ اس کے گیٹ اور سورس کے مابین کافی زیادہ منفی بائس موجود ہے۔ T1 کی آن رزسٹینس 200W کے لگ بھگ ہے جبکہ T2 کی آف رزسٹینس بہت زیادہ یعنی 109W ہے۔ آﺅٹ پٹ +VDD سے T1 کی لو چینل رزسٹینس کے راستے منسلک ہے۔ اب اگر ان پٹ کو +VDD تک لے جایا جائے تو پی چینل موس ایف ای ٹی T1 آف ہو جائے گا اور آﺅٹ پٹ +VDD سے منقطع ہو جائے گی۔ عین اسی دوران میں این چینل T2 آن ہو جائے گا اور آﺅٹ پٹ کو اپنے روبہ عمل (کنڈکٹنگ) چینل کے راستے 0V سے جوڑ دے گا۔ ان دو ممکنہ ان پٹ حالتوں کا متبادل سرکٹ شکل C22c میں دکھایا گیا ہے۔ CMOS گیٹ کے لئے .............. لاجک 0 = 0V تا 0.3VDD ..............لاجک 1 = +VDD تا 0.7VDD اس عمل کی تفصیل سے واضح ہے کہ (1) چونکہ MOSFETs کے گیٹس اس کی سبسٹریٹ سے انسولیٹڈ ہوتے ہیں چنانچہ ان پٹ امپیڈینس انتہائی زیادہ ( 100,000,000,000 اوہم یا زائد) ہوتی ہے۔ یہی وہ انتہائی زیادہ ان پٹ امپیڈینس ہے جو CMOS میں اتنی بلند فین آﺅٹ صلاحیت پیدا کرتی ہے۔ (2) غیر عامل (سٹیٹک) حالت میں ایک جزو آن اور دوسرا آف ہوتا ہے۔ اس طرح سپلائی سے پاور کا خرچ بہت کم یعنی نظرانداز کردینے کے قابل ہوتا ہے۔ (3) سرکٹ کا عمل سپلائی وولٹیج پر انحصار نہیں کرتا اور آزادانہ ہوتا ہے۔ (4) آﺅٹ پٹ میں تبدیلی +VDD سے 0V تک رہتی ہے۔ (5) ان پٹ تھریشولڈ، سپلائی کے نصف کے برابر ہوتا ہے جس سے نائز مارجن VDD کے 45% کی مثالی حد میں ہوتا ہے۔ سرکٹ کا بغور جائزہ لینے سے معلوم ہوگا کہ جب ان پٹ تبدیلی کی حالت میں ہوتی ہے تو دونوں اجزا کے کنڈکٹ کرنے کے مابین خفیف سا وقفہ آتا ہے۔ سپلائی سے ایک چھوٹا سا کرنٹ پلس لیا جاتا ہے۔ اس وجہ سے سی موس آلات میں آپریٹنگ فریکوئنسی میں اضافہ ہونے سے پاور خرچ بڑھ جاتا ہے۔ اس کی مثالی قدر 1mW/MHz فی گیٹ ہے۔ یہ بھی ضروری ہے کہ ان پٹس کو اوپن سرکٹ حالت میں نہ رکھا جائے بصورت دیگر کم قدر کی گیٹ کپےسی ٹینس آہستہ آہستہ چارج ہوتی جائے گی اور بالآخر سی موس کو اس کے فعال علاقے (ایکٹو ریجن ) میں لے آئے گی۔ جب ایسا ہو جاتا ہے تو ایک پیکیج (مثلاً آئی سی) کے تمام اجزا بہ یک وقت روبہ عمل حالت میں آ جاتے ہیں اور سپلائی سے بہت زیادہ مقدار میں کرنٹ خرچ ہو سکتی ہے۔ اس کی وجہ سے آئی سی اوور ہیٹ ہو کر خراب ہوسکتا ہے۔ آئی سی کی تمام غیر استعمال شدہ ان پٹس بشمول ان گیٹس کی ان پٹس کے جن کو استعمال نہیں کیا گیا، کہیں نہ کہیں جوڑنا ضروری ہوتا ہے۔ ایک عمومی اصول کے تحت فالتو ان پٹس کو دوسری استعمال شدہ ان پٹس سے یا مناسب وولٹیج لیول سے (مثلاً NAND گیٹ کے لئے +VDD) جوڑنا چاہئے۔ غیر استعمال شدہ گیٹس کی ان پٹس کو غیر عامل (ڈس ایبل) کرنا ضروری ہے جس کے لئے انہیں 0V یا +VDD سے منسلک کیا جا سکتا ہے۔ موس ایف ای ٹی کے جسم (سبسٹریٹ) اور گیٹ کے درمیان باریک سا حاجر علاقہ (انسولیٹنگ ریجن) موجود ہوتا ہے۔ یہ علاقہ الیکٹروسٹیٹک چارج کے باعث بہت آسانی سے ضائع (تباہ) ہو جاتا ہے۔ اسی وجہ سے سی موس آئی سیز میں اندرونی طور پر(بلٹ ان) حفاظت (پروٹیکشن) کا بندوبست کیا جاتا ہے۔ اس کی ایک مثال شکل میں دکھائی گئی ہے جس میں200W کا ایک سیریز رزسٹر اور دو ڈائیوڈ استعمال کئے گئے ہیں۔ سی موس نار (NOR) اور نینڈ (NAND) گیٹ بنیادی انورٹر کی اضافہ شدہ شکل ہوتی ہے۔ نینڈ گیٹ (شکل) میں آﺅٹ پٹ صرف اسی صورت میں لو ہوگی جب T3 اور T4 دونوں روبہ عمل ہوں گے اور T1، T2 دونوں آف ہوں گے۔ یہ کیفیت صرف اس صورت میں پیدا ہوگی جب دونوں ان پٹس A اور B لاجک 1 پر یعنی +VDD پر ہوں گی۔ یہ عمل ٹرتھ ٹیبل کی مدد سے زیادہ آسانی سے سمجھا جا سکتا ہے۔
ایسی بیش قیمت معلومات تو خوردبین سے دیکھنے سے بھی اردو میں نہیں ملتی۔ بہت شکریہ سیف بھائی۔ تصویریں شايد کٹ گئی ہیں
